IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

JAN 2 6 200

In re application of: YAMAGISHI, Yasuo, et af

Group Art Unit:

Serial No.: 10/621,445

Examiner: Not Yet Assigned

Filed: July 18, 2003

For. PROBE CARD AND TESTING METHOD OF SEMICONDUCTOR CHIP, CAPACITOR AND MANUFACTURING METHOD THEREOF

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: January 26, 2004

Sir:

The benefit of the filing dates of the following prior foreign applications are hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2003-270360, filed July 2, 2003

Japanese Appln. No. 2003-020663, filed January 29, 2003

Japanese Appln. No. 2002-2214476, filed July 23, 2002

In support of this claim, the requisite certified copies of said original foreign applications are filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copies.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, KRATZ, QUINTOS,

HANSON & BROOKS, LLP

Donald W. Hanson
Attorney for Applicants

Reg. No. 27,133

23850

PATENT TRADEMARK OFFICE

DWH/bjb Atty. Docket No. **030868** Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 7月 2日

出 願 番 号 Application Number:

特願2003-270360

[ST. 10/C]:

[JP2003-270360]

出 願 人
Applicant(s):

富士通株式会社

2003年 7月24日

特許庁長官 Commissioner, Japan Patent Office





ページ: 1/E

【書類名】

特許願 【整理番号】 0340132

【提出日】

平成15年 7月 2日

【あて先】

特許庁長官 太田 信一郎

【国際特許分類】

G01R 1/073 G01R 1/067 G01R 31/26 H01L 23/12

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】

山岸 康男

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

内

【氏名】

塩賀 健司

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

【氏名】

ジョン ディビッド ベネキ

【発明者】

【住所又は居所】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社

【氏名】

栗原 和明

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデンプレイス

タワー32階

【弁理士】

【氏名又は名称】

伊東 忠彦

【電話番号】

03-5424-2511

【先の出願に基づく優先権主張】

【出願番号】

特願2002-214476

【出願日】

平成14年 7月23日提出の特許願

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21.000円

【提出物件の目録】

【物件名】

特許請求の範囲 1

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0114942



【書類名】特許請求の範囲

【請求項1】

検査対象の半導体チップの電極に各々接触するよう形成された複数のプローブ針と、 複数の配線を含む多層配線構造を有し、前記プローブ針を最表面に取付け、各プローブ 針を当該配線に接続してあるビルドアップ配線層と、

前記半導体チップに対し、前記プローブ針を介して電気的に接続するよう配設されたキャパシタと、

を備えるプローブカードにおいて、

各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む多層配線構造を有し、前記キャパシタが前記ビルドアップ配線層内の絶縁樹脂層に埋設してあることを特徴とするプローブカード。

【請求項2】

前記キャパシタは、前記ビルドアップ配線層の1つの絶縁樹脂層の厚さと略等しいか、 あるいはそれ以下の厚さを有することを特徴とする請求項1記載のプローブカード。

【請求項3】

前記キャパシタは、支持基板としてシリコン基板を用い、前記シリコン基板の一方の面上に誘電体層を間に挟み込んで形成された上部電極及び下部電極を有する薄膜キャパシタであり、前記シリコン基板の他方の面を研磨して形成したことを特徴とする請求項1又は2記載のプローブカード。

【請求項4】

前記キャパシタは、前記プローブ針直下の前記ビルドアップ配線層内に埋設されている ことを特徴とする請求項1記載のプローブカード。

【請求項5】

前記キャパシタは複数個埋設されており、各キャパシタが異なる電圧の電源配線に接続されることを特徴とする請求項1乃至4のいずれか一項記載のプローブカード。

【請求項6】

薄膜キャパシタを内蔵し、半導体チップと該薄膜キャパシタ間のインピーダンスが所定値に設定してある半導体パッケージに用いる半導体チップに対し、パッケージング前にその電気的特性を試験する半導体チップの試験方法において、

プローブカードとして、前記半導体チップの電極に各々接触するよう配設された複数の プローブ針と、複数の配線を含む多層配線構造を有し、前記複数のプローブ針が最表面に 形成され、各プローブ針と当該配線とが接続してあるビルドアップ配線層と、キャパシタ とを備え、各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む 多層配線構造を有し、前記キャパシタを前記ビルドアップ配線層内の絶縁樹脂層に埋設さ せたプローブカードを、前記半導体チップに接触させ、前記プローブ針を介して電気的に 接続する手順と、

前記プローブ針と前記キャパシタの間のインピーダンスを前記半導体パッケージの前記 インピーダンスの所定値とほぼ等しい値に予め設定しておく手順と、

を有することを特徴とする半導体チップの試験方法。

【請求項7】

前記半導体チップがダイシング前のウェハ状態にあるときに、前記プローブカードを用いて前記半導体チップの電気的特性を試験することを特徴とする請求項6記載の半導体チップの試験方法。

【請求項8】

誘電体膜と、

前記誘電体膜の第1の主面上に形成された第1の電極膜と、

前記誘電体膜の第2の主面上に形成された第2の電極膜と、

前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、

前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部と

よりなり、

前記積層構造体の第2の側には樹脂層が形成されていることを特徴とするキャパシタ。 【請求項9】

キャパシタと、

前記キャパシタが実装された半導体チップとよりなる半導体装置であって、

前記キャパシタは、

誘電体膜と、

前記誘電体膜の第1の主面上に形成された第1の電極膜と、

前記誘電体膜の第2の主面上に形成された第2の電極膜と、

前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、

前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部とよりなり、

前記積層構造体の第2の側には樹脂層が形成されており、

前記キャパシタは前記半導体チップの第1の側において、前記第1および第2の配線部を、前記半導体チップ表面に形成された第1および第2の電極パッドに接続された状態で実装されることを特徴とする半導体装置。

【請求項10】

基板上に樹脂よりなる第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に第1の電極を形成する工程と、

前記第1の電極上に誘電体膜を形成する工程と、

前記誘電体膜上に第2の電極膜を形成する工程と、

前記第2の電極膜上に第2の絶縁膜を形成する工程と、

前記基板をエッチングして除去し、前記基板上に形成された前記第1の絶縁膜を露出させる工程を含むことを特徴とするキャパシタの製造方法。



【書類名】明細書

【発明の名称】薄膜キャパシタ

【技術分野】

[0001]

本発明は、半導体チップの電気的特性を試験する際に用いられるプローブカードに関し、特に動作周波数が1GHz以上の高速動作する半導体チップの試験に有効なプローブカードに関する。また、本発明は、半導体チップがパッケージに実装された状態とほぼ同じ状態で、ウェハ上の半導体素子の試験を可能とする、プローブカードを用いた半導体チップの試験方法に関する。本発明はまた、半導体装置に取り付けるキャパシタ、当該キャパシタの製造方法および当該キャパシタを有する半導体装置に関する。

【背景技術】

[0002]

従来、ウェハ上に多数形成された半導体チップに対し、回路機能の電気的特性を試験する場合には、各チップに形成されている電極にプローブ針を接触させ、各プローブ針が配線引回しのためのプローブカードを介して試験装置に電気的に接続される。半導体チップ表面の電極にプローブ針を接触させ、このプローブ針を通して試験装置からの信号の入出力、電源電圧の供給を行い、プローブ針を順次移動させて電子回路の電気的特性を試験する。

[00003]

プローブカードについては、例えば、特開2000-304770号公報に、プリント 基板上の一部にビルドアップ配線層を形成し、配線層の最表面に複数のプローブ針を形成 したプローブカードが開示されている。このプローブカードにおいては、ビルドアップ工 法によって微細な配線引回しが可能となり、プローブ針を高密度に形成することが可能と なる。

[0004]

また、特開平10-132855号公報には、多層配線基板に検査対象のICチップと電気的接続を行うためのプローブ部品と共に、検査対象のICチップと電気回路を構成し得るインダクタ、キャパシタ、抵抗等のチップ部品を背面に搭載したプローブカードが開示されている。ICチップの検査時に、このプローブカードを用いて試験装置と電気的接続を行うと、プローブカードに搭載されたチップ部品がICチップの回路と接続された状態となるため、実際の使用状態に近い状態で検査することができ、ICチップの電気特性試験を行う際の測定精度を向上することができる。

[0005]

近年の多端子で高速な半導体チップの試験には、プローブ針を高密度に形成するという 要件や、プローブ針の直近に高周波ノイズを低減するためのデカップリングキャパシタを 配置するという要件を満足するプローブカードが求められている。

[0006]

一方、動作周波数が1GHzを超えるような高速動作する半導体パッケージでは、半導体チップとキャパシタをビルドアップ基板を介して両側に実装する構造が実用化されており、この際、半導体チップとキャパシタの間のインダクタンスを低減する目的で極力薄い、例えば、1mm以下の、ビルドアップ基板が用いられる。

[0007]

さらに、「日経マイクロデバイス」2001年12月号178頁には、究極の薄型ビルドアップ配線層として、固定したLSIチップ上にビルドアップ配線層を形成する方式(Bumpless Build-Up Layer:BBUL)が提案され、ビルドアップ配線層の最表面にデカップリングキャパシタを形成し、ビルドアップ配線層を介してLSIチップの電極に接続させた構造が開示されている。

上記したような高速動作の半導体チップでは、直近にデカップリングキャパシタが実装されて始めて正常な高速動作が可能となるものである。従って、高速動作性能を検査するた

2/

めには、実装後と同様に、半導体チップ直近にデカップリングキャパシタが配置された状態で試験を行う必要がある。

[8000]

【特許文献1】特開平9-219587号公報

【特許文献2】特開平8-78283号公報

【特許文献3】特開2002-83892号公報

【特許文献4】特開2000-216051号公報

【発明の開示】

【発明が解決しようとする課題】

[00009]

しかし、従来のプローブカードではこのような要求を満足できるものはなかった。例えば、特開2000-304770号公報に示されたような、ビルドアップ配線層の最表面にプローブ針を形成したプローブカードの場合、プローブ針を高密度に配置できるのでチップの多端子化に対応できる。しかしながら、プローブ針と半導体ウェハとの隙間は僅かに数ミリと狭いことから、デカップリングキャパシタを半導体チップの直近に配置しようとすると、特開平10-132855号公報に示された構成のように、プローブカードの背面に配置することになってしまう。高速で端子数の多い半導体チップを試験するためのプローブカードは、配線が複雑になることや、複数のプローブ針の先端位置を揃えるために剛性が必要なことから、3~5mm程度の厚さのものが用いられる。

[0010]

また、特開平10-132855号公報に示された構成では、多層配線基板の背面に形成されたチップ部品であるキャパシタ部品と検査対象ICチップの電極との間の配線長は6mm程度であり、半導体チップの高速動作時の試験を行う際に、この配線自体のインダクタンスが問題となってしまう。この構成のプローブカードを用いて高速動作の半導体チップを試験する場合、プローブカード側のキャパシタ部品が高速動作時の高周波ノイズを抑制する働きを十分発揮できない。

[0011]

また近年、マイクロプロセッサをはじめとするLSIなどの半導体装置の高速化と低消費電力化により、例えば半導体装置の負荷インピーダンスが急激に変動した場合に電源電圧の変動を抑え、スイッチングノイズを減少させて高速動作デジタル半導体装置の高周波領域での動作を安定させる必要が生じている。

$[0\ 0\ 1\ 2]$

このような要求から、従来、半導体装置近傍にデカップリングキャパシタを設置して、 スイッチングノイズなどの高周波ノイズを低減させる方法がとられてきた。

[0013]

しかしこの場合、デカップリングキャパシタから半導体装置まで、例えばワイヤなどの 配線が必要となるため、当該配線によって発生するインダクタンスの影響によってキャパ シタによる高周波ノイズ低減の効果が小さくなってしまう場合があった。

[0014]

そのため、キャパシタ設置の際のインダクタンスを低減するために、インターポーザー型のキャパシタを半導体装置の直下に設けて、キャパシタから半導体装置までの配線経路を短縮する方法がある。

[0015]

図1 (A), (B) は、インターポーザー型のキャパシタを有する半導体装置の構成を示した例である。

[0016]

図1 (A) を参照するに、半導体装置100は、半導体装置本体101にバンプ103によってインターポーザー型のキャパシタ102が接続された構造を有している。さらに、前記キャパシタ102はバンプ103によってパッケージ基板104に接続され、前記パッケージ基板104はバンプ106によって回路配線基板に接続される構成となってい

る。

[0017]

このように、インターポーザー型のキャパシタを用いることで、半導体装置からキャパシタまでの配線経路を短くすることが可能となり、キャパシタによる高周波ノイズの除去を効果的に行う事が可能な構造となっている。

[0018]

また、図1(A)に示す半導体装置100は、図1(B)に示すように変更することも可能である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する

[0019]

図1 (B) を参照するに、図1 (B) に示す半導体装置100Aでは、パッケージ基板104Aに凹部を形成して当該凹部にインターポーザー型のインシュレーター102Aを収納する構造となっている。そのため、前記半導体装置本体101をパッケージ基板104Aに設置した場合の高さを低く抑えることが可能となっている。

[0020]

前述したようなインターポーザー型のキャパシタは、例えばシリコン基板のような平滑性がある基板上に形成される。

[0021]

図2(A)~(D)には、インターポーザー型キャパシタを形成する例を示す。

[0022]

図2(A)を参照するに、インターポーザー型キャパシタは、図2(A)に示す、例えばシリコン基板201上に形成される。

[0023]

次に、図2 (B) の工程において下部電極202が形成され、図2 (C) の工程において誘電体材料203が、さらに図2 (D) の工程において上部電極204が形成されてキャパシタを形成する。

[0024]

しかし、前記したようなインターポーザー型のキャパシタを用いる場合は、図2Dに示す構造に対して、前記半導体装置本体101から前記パッケージ基板104への配線を形成するために、シリコン基板201を貫通するスルービアを形成しなければならず、そのため、製造コストがかかる問題が生じる。さらに、半導体集積回路を含む半導体装置本体101から、バンプによって配線の接続を行う回数が増加するため、構造が複雑化して信頼性に問題が生じる場合があった。

[0025]

さらに、図1 (A) に示す場合のように、半導体装置本体101の実装時にキャパシタ102の分だけ厚みが加わり、半導体装置100の実装サイズが大きくなってしまうという問題があった。

[0026]

また、図1 (B) に示す半導体装置100Aの場合でも、前記キャパシタ102Aを収納する空間を確保するために、前記パッケージ基板104Aを加工する必要が有るため、構造が複雑化してしまう問題が生じていた。

[0027]

そこで本発明は上記の問題点を解決した新規で有用なプローブカード、及び半導体チップの試験方法、キャパシタを提供することを概括的課題とする。

[0028]

本発明のより具体的な課題は、プローブ針の高密度形成が可能であり、電源ノイズを低減するためのデカップリングキャパシタをプローブ針の直近に配置可能である、多端子で高速な半導体チップの試験のために好適なプローブカードを提供することにある。

[0029]

本発明の他の課題は、単純な構造で半導体装置に実装が可能であり、さらに実装した場

4/



合の半導体装置のサイズを小さく抑えることが可能なデカップリングキャパシタ、当該デカップリングキャパシタの製造方法および当該デカップリングキャパシタを実装した半導体装置を提供することにある。

【課題を解決するための手段】

[0030]

本発明は上記の課題を、検査対象の半導体チップの電極に各々接触するよう形成された複数のプローブ針と、複数の配線を含む多層配線構造を有し、前記プローブ針を最表面に取付け、各プローブ針を当該配線に接続してあるビルドアップ配線層と、前記半導体チップに対し、前記プローブ針を介して電気的に接続するよう配設されたキャパシタとを備えるプローブカードにおいて、各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む多層配線構造を有し、前記キャパシタが前記ビルドアップ配線層内の絶縁樹脂層に埋設してあることを特徴とするプローブカードにより、解決する。

[0031]

上記本発明において前記多層配線構造は、所謂ビルドアップ工法や、別々に形成した配線層を導電性接着剤などを用いて一括積層する工法などが利用できる。

[0032]

上記の解決手段において、キャパシタの厚さは、多層配線の絶縁膜一層分の厚さと概略 同等か、それ以下であることがプローブカードの設計、製造を容易ならしめるために望ま しい。

[0033]

また、多層配線の絶縁膜一層分の厚さと概略同等か、それ以下である薄膜キャパシタ部品は、例えば、部品の厚さよりも厚いシリコンウェハの一方の面上に、金属酸化物膜が導伝体層に挟まれてなるキャパシタを形成し、その後もう一方の面を背面研磨することで形成できる。このタイプのキャパシタは、電源側電極と接地側電極が同一の面に形成されるため、ビルドアップ工法で埋設する場合に有用である。一方、一括積層工法の場合は、電源側電極と接地側電極が異なる面に形成されたキャパシタが有用である。

[0034]

また、キャパシタは、プローブ針の直下に埋設されていることが望ましい。異なる電源電圧を利用するLSIの場合、複数の電源線に接続された複数の薄膜キャパシタ部品を埋設することができる。

[0035]

本発明はさらに上記の課題を、薄膜キャパシタを内蔵し、半導体チップと該薄膜キャパシタ間のインピーダンスが所定値に設定してある半導体パッケージに用いる半導体チップに対し、パッケージング前にその電気的特性を試験する半導体チップの試験方法において、プローブカードとして、前記半導体チップの電極に各々接触するよう配設された複数のプローブ針と、複数の配線を含む多層配線構造を有し、前記複数のプローブ針が最表面に形成され、各プローブ針と当該配線とが接続してあるビルドアップ配線層と、キャパシタとを備え、各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む多層配線構造を有し、前記キャパシタを前記ビルドアップ配線層内の絶縁樹脂層に埋設させたプローブカードを、前記半導体チップに接触させ、前記プローブ針を介して電気的に接続する手順と、前記プローブ針と前記キャパシタの間のインピーダンスを前記半導体パッケージの前記インピーダンスの所定値とほぼ等しい値に予め設定しておく手順とを有することを特徴とする半導体チップの試験方法により解決する。

(0036)

上記本発明においては、キャパシタ部品を内蔵し半導体チップとキャパシタ間のインピーダンスが所定の値(Zp)である半導体パッケージに用いる半導体チップに対して、パッケージング前にプローブカードを用いて試験する場合、高速動作性能を検査する上で、かつプローブ針と多層配線構造中に埋設されたキャパシタとの間のインピーダンスを前記半導体パッケージの前記所定値(Zp)と略等しい値に設定しておくことが望ましい。上記のLSIチップの試験は、チップのダイシング後であっても、ダイシング前のウェハ状

態であっても実施可能である。

[0037]

上記のような構成のプローブカードによれば、検査対象となるLSIチップとプローブカード側のデカップリングキャパシタを近接して配置することができるので、LSIチップとキャパシタの間のインダクタンスを低減できLSIチップの高速動作試験が可能となる。また、LSIチップとキャパシタの間のインピーダンスを、実際のパッケージ実装状態に近い値に設定できるので、実使用状態における高速動作性能を試験することができる

[0038]

本発明はさらに上記の課題を、誘電体膜と、前記誘電体膜の第1の主面上に形成された第1の電極膜と、前記誘電体膜の第2の主面上に形成された第2の電極膜と、前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部とよりなり、前記積層構造体の第2の側には樹脂層が形成されていることを特徴とするキャパシタにより、解決する。

[0039]

また本発明は上記の課題を、キャパシタと、前記キャパシタが実装された半導体チップとよりなる半導体装置であって、前記キャパシタは、誘電体膜と、前記誘電体膜の第1の主面上に形成された第1の電極膜と、前記誘電体膜の第2の主面上に形成された第2の電極膜と、前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部とよりなり、前記積層構造体の第2の側には樹脂層が形成されており、前記キャパシタは前記半導体チップの第1の側において、前記第1および第2の配線部を、前記半導体チップ表面に形成された第1および第2の電極パッドに接続された状態で実装されることを特徴とする半導体装置により、解決する。

[0040]

本発明によれば、積層構造体を有するキャパシタの第1および第2の配線部が、それぞれ前記第1および第2の電極膜から同一の側に引き出されるので、キャパシタを表面実装技術により、例えば半導体チップの表面に、容易に実装することが可能になる。本発明のキャパシタでは前記第1および第2の配線部が同一の側に引き出されるため、これらの配線部を異なった側に引き出す構成に比べて、配線部まで含めた全体の厚さを減少させることができ、例えば半導体チップが配線基板上に表面実装されている場合であっても、配線基板と半導体チップとの隙間を使って実装することが可能である。その際、本発明では薄い積層構造体を樹脂層で支持することになり、必要なキャパシタンスに対応して前記積層構造のサイズを例えば2mm²以上の面積を有するように形成した場合でも、キャパシタがハンドリング等の際に破損することがない。

[0041]

さらに本発明は上記の課題を、基板上に樹脂よりなる第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第1の電極を形成する工程と、前記第1の電極上に誘電体膜を形成する工程と、前記誘電体膜上に第2の電極膜を形成する工程と、前記第2の電極膜上に第2の絶縁膜を形成する工程と、前記基板をエッチングして除去し、前記基板上に形成された前記第1の絶縁膜を露出させる工程を含むことを特徴とするキャパシタの製造方法により、解決する。

[0042]

本発明によれば、キャパシタを構成する積層構造体の形成の際に使われるシリコンなどの基板が、キャパシタ形成後に除去される。そのため、基板上にキャパシタを形成する場合にくらべて、積層構造体を薄く形成することが可能である。その際、前記第1の電極およびその上の誘電体膜は樹脂膜により支持されることになり、ハンドリングなどの際の破損を回避することができる。

【発明の効果】

6/



[0043]

以上説明したように、本発明のプローブカードによれば、検査対象となるLSIチップとプローブカード側のデカップリングキャパシタを近接して配置することができるので、LSIチップとキャパシタ間のインダクタンスを低減でき、LSIチップの高速動作試験が可能となる。また、LSIチップとキャパシタ間のインピーダンスを、実際のパッケージ実装状態に近い値に設定できるので、実使用状態における高速動作性能を試験することができる。さらに、本発明の半導体チップ試験方法による試験は、半導体チップのダイシング後であっても、ダイシング前のウェハ状態であっても実施可能である。

[0044]

さらに本発明によれば、キャパシタ形成後に基板を除去することにより非常に薄いキャパシタを形成できる。このようなキャパシタは半導体チップをパッケージ基板等に実装する際に、隙間など空間を利用して実装することが可能になる。

【発明を実施するための最良の形態】

[0045]

以下、本発明の実施の形態を添付の図面を参照しながら具体的に説明する。

「第1実施例]

図3に、本発明のプローブカード10の基本的構成を示す。

[0046]

図3を参照するに、プローブカード10は、コア層12と、コア層12上に形成され、複数の配線を含むビルドアップ配線層14と、ビルドアップ配線層14の最表面に取り付けられ、ビルドアップ配線層14の当該配線と各々電気的に接続させた複数のプローブ針16と、ビルドアップ配線層14内に搭載された薄膜キャパシタ20とから構成される。プローブカード10は、プローブ針16近傍のビルドアップ配線層14の配線がインナービアを含む多層配線構造を有すると共に、薄膜キャパシタ20がビルドアップ配線層14内の絶縁樹脂層中に埋設してあることを特徴とする。

[0047]

図4は、半導体チップを本発明の一実施例であるプローブカード10を使って検査する 様子を示す断面図である。

[0048]

図4を参照するに、図示の例では前記プローブカード10は、ウェハチャック40に載置されたLSIチップ30の電気的特性の試験を行うウェハプローバ(図示なし)に用いられる。このLSIチップ30は、ウェハ上に多数形成された半導体チップの1つであってもよい。この場合、各半導体チップに形成されている電極にプローブカード10のプローブ針16を接触させ、このプローブ針16を通して試験装置からの信号の入出力、電源電圧の供給を行い、プローブ針16を順次移動させて半導体チップ内の回路の電気的特性を試験する。

[0049]

この実施例のプローブカード10において、コア層12は、スルーホール部13をエポキシ樹脂で埋めた4層ガラスエポキシ板で形成されている。このコア層12の両側にビルドアップ配線層14が形成されている。

[0050]

ビルドアップ配線層 14 は、4 層の多層配線板で構成されており、各層の厚さは 45 μ m程度であり、厚さ 30 μ mの薄膜キャパシタ 20 が、最表面側から数えて 3 層目の配線と 4 層目の配線の間の樹脂絶縁層中に埋め込まれている。薄膜キャパシタ 20 の接地側と電源側の電極端子は各々接地ライン 17 と電源ライン 18 に接続されている。

(0051)

上記実施例のプローブカード10では、薄膜キャパシタ20が1個のみ示されているが、この実施例に限られるものではない。例えば、異なる電源電圧を利用するLSIの場合、複数の電源配線に接続された複数の薄膜キャパシタ20をビルドアップ配線層14内に埋設することができ、各キャパシタを異なる電源電圧の電源配線に接続してもよい。

[0052]

また、図4のプローブカード10においては、複数のプローブ針16が、ビルドアップ配線層14の最表層に露出させた電極の上面にそれぞれ半田付けされている。各プローブ針16の先端部はLSIチップ30の電極パッド32に対して概略垂直に接触するように屈折されている。LSIチップ30の電気的特性を試験する際には、これらプローブ針16をLSIチップ30の各電極パッド32に接触させる。

[0053]

図5に、本発明のプローブカードに用いられる薄膜キャパシタ20の構造を示す。上述のように、本発明の薄膜キャパシタ20は、多端子で高速な半導体チップが高速動作する際に高周波ノイズを低減するデカップリングキャパシタとして機能する。

[0054]

図 5 に示したように、シリコン基板 2 2上に、B a S r T i O 3 等の高誘電体 (high-K) 材料で形成した誘電体層 2 4 を間に挟み込んで形成された上部電極層 2 5 及び下部電極層 2 4 を有するキャパシタが形成されている。このキャパシタの電極には白金(P t)が用いられ、シリコン基板 2 2 は、キャパシタを形成後、背面 2 2 a 側が研磨されている。この薄膜キャパシタ 2 0 の厚さは、シリコン基板 2 2 及び電極端子 2 7、2 8 を含めて 3 0 μ m以下である。

[0055]

図6は、図5の薄膜キャパシタ20の作製方法を説明する図である。

[0056]

図6 (A) を参照するに、本実施例では薄膜キャパシタ20の支持基板としてシリコン 基板22を用いる。支持基板にシリコンを使用することで、背面研磨による薄型化が容易 である。シリコンは20μm程度に薄く研磨しても割れにくいため、本発明に係る薄膜キャパシタ20の支持基板として好適である。

[0057]

[0058]

本発明に係る薄膜キャパシタ 20 の、誘電体層 24 を構成する誘電体酸化物として好適な構成材料としては、ストロンチウム(Sr)、バリウム(Ba)、鉛(Pb)、スズ(Zr)、ビスマス(Bi)、タンタル(Ta)、チタン(Ti)、マグネシウム(Mg)、ニオブ(Nb)等の中、少なくとも1つの元素を含む複合酸化物を適用することができる。薄膜キャパシタ 20 の誘電体層 24 に好適な誘電体酸化物として、上記実施例の(Ba, Sr) Ti O_3 の他、例えば、Pb (Zr, Ti) O_3 、Pb (Mg, Nb) O_3 、Sr Bi 2 Ta 2 O_9 、Ta 2 O_5 等を挙げることができる。

[0059]

また、本発明に係る薄膜キャパシタ20において、誘電体層24を間に挟み込んで形成される上部電極層25及び下部電極層23に好適な構成材料として、白金(Pt)、金(Au)、銅(Cu)、鉛(Pb)、ルテニウム(Ru)、ルテニウム酸化物、イリジウム(Ir)、イリジウム酸化物、クロム(Cr)等の中、少なくとも1つ以上の金属元素又は金属酸化物を含有するものを適用することができる。

[0060]

次に、図6(E)に示したように、フォトリソグラフィ法により、上部電極層25および誘電体層24の開口部をパターニングする。さらに、Aェイオンミリングを使用して、 Pt、BSTの一括ドライエッチングを行う。

[0061]

次に、図6(F)、(G)に示したように、ポリイミド絶縁層26を成膜して、Cr膜 0.05μm、Сu膜1μm、Au膜10μmを順次積層して電極端子27、28を形成 する。

[0062]

その後、シリコン基板22の背面22aを研磨して、薄膜キャパシタ20のシリコン基 板22と電極端子27、28を含む厚さを30μmまで薄型化させる。

[0 0 6 3]

このようにして作製された薄膜キャパシタ20を適用することによって、薄膜キャパシ タを内蔵した本発明のプローブカード10を作製することができる。より具体的には、図 4に示したように、薄膜キャパシタ20の電極端子27、28とビルドアップ配線層14 の配線(接地ライン17や電源ライン18)を接続することにより図3あるいは図4のプ ローブカード10が完成する。

$[0\ 0\ 6\ 4]$

次に、図4のプローブカード10を作製する際に用いられる、ビルドアップ配線層内に キャパシタを埋設するビルドアップ層形成工程の一例について説明する。

[0065]

図7は、ビルドアップ層形成工程における薄膜キャパシタを埋設する形成方法を説明す る図、図8は、図7に示した薄膜キャパシタを埋設する場合のビルドアップ層形成工程を 説明するためのフローチャートである。

[0066]

ビルドアップ配線層14の多層配線構造は、図8のステップS2~S7を繰り返し行う ことにより各配線層が積み上げられて形成される。

[0067]

まず、図8のステップS1において、コア層12、もしくは先に形成されたビルドアッ プ配線層14の絶縁層14-1上の所望の位置に、薄膜キャパシタ20のチップを接着剤 で貼り付ける(図3の(a)参照)。ここでは、絶縁層14-1上には、配線層14-1 a が先に電解銅めっきにより形成されていると仮定する。

[0068]

ステップS2において、半硬化状態のエポキシ樹脂フィルムをコア層12、もしくは先 に形成されたビルドアップ配線層14の絶縁層14-1上にラミネートする。このとき、 薄膜キャパシタ20上に絶縁樹脂層14-2が形成される。

$[0\ 0\ 6\ 9\]$

ステップS3において、炭酸ガスレーザ光によって層間接続用のビア孔を形成する(図 7 (B) 参照)。図7 (B) に示したように、ステップS2で形成された絶縁樹脂層14 - 2 に炭酸ガスレーザを照射して、ビア孔 1 4 - 2 b を形成する。同様に、薄膜キャパシ タ20上面の絶縁樹脂層14-2に炭酸ガスレーザを照射して、接地ライン17、電源ラ イン18を形成するための孔17b、孔18bを形成する。

[0070]

ステップS4において、絶縁樹脂層14-2の表面に薄い無電解銅(Cu)層(シード 層)を形成する。このシード層形成の前に、銅めっきの密着性向上のため、絶縁樹脂層 1 4-2の表面を粗面化しておくとよい。

[0071]

ステップS5において、絶縁樹脂層14-2全体にレジスト膜を形成後、露光、現像に よって配線並びにビア孔部分を除去したパターンを形成する。

$[0\ 0\ 7\ 2]$

ステップS6において、銅(Cu)の電解めっきによって、ビア孔充填ならびに配線を 形成する。このとき、図7(C)に示したように、銅めっきによってインナービア14ー 2 c、接地ライン17及び電源ライン18が形成される。

[0073]

ステップS7において、シード層をエッチングする。このとき、図7(C)に示したよ うに、絶縁樹脂層14-2上の配線層14-2aが形成される。

[0074]

さらに、配線層を積み上げる場合には、図8の各ステップS2~S7を同様に繰り返し 実施すればよい。このようにして、容易に薄膜キャパシタ20を埋め込んだビルドアップ 配線層14を形成することができる。その際、プローブ針16をこのようにして形成され たインナービア14-2c上あるいはその近傍に形成することにより、図4に示した構成 が得られる。

[0.0.7.5]

以上に説明したプローブカード10は、デカップリングキャパシタとプローブ針との間 のインダクタンスを、キャパシタを基板の背面に搭載する従来の構造に比べて1/5~1 /10に低減することが可能である。この結果、LSIチップを1GHz以上の動作周波 数で高速動作試験する場合においても、電源ノイズの発生を抑制することができるため、 検査精度を向上させることができる。

[0076]

なお、上記実施例においてインナービアを有する多層配線構造はビルドアップ工法によ って形成されているが、一括積層工法で形成することも可能である。また、図7には、電 源側電極と接地側電極とが同一面に形成された構造が示されているが、各々の電極が裏表 に形成されたキャパシタを用いることも可能である。この場合、キャパシタを貼り付ける 際、キャパシタの電極に対応する位置に電源または接地に繋がる配線を形成しておき、導 電性接着材などを用いて貼り付けることで電気的な接続が可能である。

「第2実施例]

図9は、本発明第2実施例による、キャパシタを実装した半導体装置110の概略図で ある。

[0077]

図9を参照するに、半導体装置110は、内部に半導体素子を有する半導体装置チップ 111および当該半導体素子に電気的に接続されるキャパシタ120からなる。

[0078]

図示の例では前記半導体装置チップ111は、バンプ113によりパッケージ基板11 2に固定される。また、前記バンプ113が前記半導体装置本体111に形成された電極 パッド114および前記パッケージ基板112上に形成された電極パッド115と接触す ることによって、前記半導体チップ111内部の半導体素子から前記パッケージ基板11 2へ電気的な接続がなされる。

$[0\ 0\ 7\ 9]$

本実施例によるキャパシタ120は、前記パッケージ基板112から前記半導体チップ 111の間に形成される空間に収納される厚さで形成されている。すなわち、バンプ高さ 、もしくは前記パッケージ基板112から前記半導体チップ111までの高さX1より前 記キャパシタ120の厚さが小さいために、このように前記キャパシタ120を設置する ことが可能となっている。

$[0 \ 0 \ 8 \ 0]$

次に、前記キャパシタ120の詳細を図10に示す。図10には図9に示した、半導体 チップ111に取り付けられたキャパシタ120の拡大断面図を示してある。ただし図中 、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0081]

図10を参照するに、前記キャパシタ120は先に図6(G)で説明した構成と同様な 構成を有しており、例えばポリイミド樹脂からなる下部絶縁膜121上に、Cr/Auか らなる下部電極膜122が形成され、さらに前記下部電極膜122上に、Ba、Sr、T i で構成される酸化物 Bax Sr_{1-x} TiO3(以下文中 BSTと呼ぶ)からなる誘電体膜 123が形成される。前記誘電体膜123上には、Auからなる上部電極膜124が形成 されている。さらに前記上部電極124上には感光性ポリイミド樹脂からなる上部絶縁膜 125が形成されている。

[0082]

前記誘電体膜123、上部電極124および上部絶縁膜125には、前記下部電極12 2を前記半導体チップ111内部の半導体素子に電気的に接続する配線となる電極パッド 126を挿通する穴部が形成されている。

[0083]

前記下部電極122に電気的に接続された前記電極パッド126は前記穴部に挿通されて、さらに、前記半導体チップ111内部の半導体素子に接続されたパッド111Aに電気的に接続される。

[0084]

同様に、前記上部電極124に電気的に接続されたパッド127は、前記上部絶縁膜125に形成された穴に挿通されてさらに前記半導体チップ111内部の半導体素子に接続されたパッド111Bに電気的に接続されている。

[0085]

また、後述するように、前記パッド126および127は、Au/Cuの積層構造であり、前記パッド111Aおよび111Bは、Au/Ni/Cuの積層構造となっており、実質的に同一の高さを有している。その結果、前記パッド111Aおよび111Bは前記半導体チップ111上に表面実装された場合に、前記チップ111上の対応する電極パッドと確実にコンタクトする。

[0086]

なお、前記パッド111Aまたは111Bのいずれかは、接地される構造となっており、前記キャパシタ120は、電気的には前記半導体素子から接地部までの間に直列に挿入される構造となっている。

[0087]

本実施例による前記キャパシタ120は、下部電極122、誘電体膜123および上部電極124で形成されるキャパシタを、例えば樹脂などの薄膜化が可能な絶縁膜で挟んで保持する構造となっている。そのため、例えばSiなどの材料を基板として形成する場合に比べてキャパシタの薄膜化が可能となる。

[0088]

また、誘電率の高い前記誘電体膜 1 2 3 を用いているため、前記誘電体膜 1 2 3 を薄くすることが可能となり、前記誘電体膜 1 2 3 の厚さが 1 0 0 n mで十分なキャパシタンスが得られるため、キャパシタの薄膜化が可能になっている。

[0089]

前記キャパシタ120の場合、前記下部絶縁膜121、下部電極122、誘電体膜123、上部電極124および上部絶縁膜125の厚さを加えた、キャパシタ厚さX3を10 μ m以下で形成することが可能である。また、前記パッド126および127は、前記上部絶縁膜125を基準とした突出量が10 μ m以下になるように形成される。

[0090]

この場合、さらに前記パッド111Aおよび111Bの厚さを考慮した、前記半導体チップ111の前記パッケージ基板112に対抗する面から、前記キャパシタ120の前記下部絶縁膜121の前記パッケージ基板112に対向する面までの、取り付け高さX2は、25μm以下に抑えることが可能な構造になっている。

[0091]

前記パッド114、115およびバンプ113を含めたバンプ高さX1が $70\sim80$ μ m程度であるため、前記半導体チップ111と前記パッケージ基板112の間に前記キャパシタ120を収納して設置することが可能である。

[0092]

また、例えば先に図1(A), (B)に示したインターポーザー型のキャパシタに比べると、前記半導体チップ111と前記パッケージ基板112を電気的に接続するためのキャパシタに挿通された形のスルービア形式の配線を形成する必要がないために、構造をシ

ンプルにして、キャパシタを製造するコストを低く抑えることができる。さらに前記スル ービア形式の配線を用いないために、配線構造がシンプルになり、配線の信頼性が向上す る。

[0093]

次に、前記キャパシタ120の、前記半導体チップ111への実装方法について、図1 1に基づき、説明する。

[0094]

図11は、前記キャパシタ120を、前記半導体チップ1111へ実装する方法を示した図である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0095]

図11を参照するに、前記キャパシタ120は、前記下部電極122に電気的に接続されたパッド126を有し、当該パッド126は、例えば前記下部電極122に接触する部分はCuからなる下部パット126Bが厚さ 1μ m、当該下部パッド126B上に、Auからなる上部パッド126Aが10 μ m形成されている。

[0096]

同様に、前記上部電極124に電気的に接続されたパッド127は、例えば前記上部電極123に接触する部分はCuからなる下部パット127Bが形成され、当該下部パッド127B上には、Auからなる上部パッド127Aが形成された構成となっている。

[0097]

また、前記パッド $1\,1\,1\,A$ および $1\,1\,1\,B$ は $3\,$ 層構造となっており、まず、前記パッド $1\,2\,6$ および $1\,2\,7$ に接触する面には $A\,u$ が0. $2\,\mu$ m、当該 $A\,u$ の下には $A\,u$ が $A\,u$ で、当該 $A\,u$ の下には $A\,u$ 0、 $A\,u$ 0 $A\,u$ 0

[0098]

前記キャパシタ120を前記半導体装置本体111に設置する際は、図11に示すように、前記パッド126および127と、前記パッド111Aおよび111BのそれぞれAuが形成された面が一致するように、前記キャパシタ120を前記半導体装置本体111に押し付ける。そこで、Au-Au超音波接合によって、前記キャパシタ120のキャパシタと、前記半導体装置本体111の内部の半導体素子を電気的に接続する。

[0099]

図12(A), (B)は、図11のキャパシタ120の製造工程の一部を示す。

[0100]

図12(A)を参照するに、層121-125を含むキャパシタ構造がシリコン基板130上に形成されるが、前記シリコン基板130の表面にはTi/Cu積層構造を有する密着層130Aが形成されている。前記シリコン基板130上へのキャパシタの形成は、図(A)~(G)の工程と同様にして実行される。

[0101]

図12(A)の構造が形成された後、本実施例では図12(B)の工程において前記シリコン基板130を、その上の密着層130A共々、ウェットエッチングにより除去する

$[0\ 1\ 0\ 2]$

図12(B)の工程の結果、キャパシタ120の厚さは、前記図6(A)~(G)の工程で形成されたキャパシタよりも実質的に減少する。前記樹脂層121は数ミクロン程度の膜厚を有しており、このためキャパシタ120は薄く脆弱なBST膜123を含んでいても、樹脂層121上に安定に保持される。

[第3実施例]

図13は、本発明の第3実施例による半導体装置110Aの構成を示す。ただし図13中、先に説明した部分には同一の参照符号を付し、説明を省略する。

[0103]

図13を参照するに、半導体装置110Aはリードフレーム152上に前記半導体チップと同様な半導体チップ111Aを搭載しており、前記半導体チップ111A上には前記

キャパシタ120が図9,10の場合と同様に実装されている。

[0104]

より具体的には前記半導体チップ111Aはリードフレーム152のステージ部152 A上に保持され、モールド樹脂153によりシールされている。

[0105]

また前記モールド樹脂153はリード端子152Bの先端部を保持しており、また前記モールド樹脂153は前記半導体チップ111Aと前記リード端子152とを電気的に接続するボンディングワイヤ151を保持している。

[0106]

このような構成の半導体装置110Aでは、前記ボンディングワイヤ151の最大高さX5がモールド樹脂153の厚さをおおよそ規定し、従って、前記半導体チップ111A上に担持される半導体チップ120の接続パッドまで含めた厚さ、すなわち前記チップ上面から測った高さX2は、前記最大高さX5を超えてはならない。

[0107]

一般に前記ボンディングワイヤ151の最大高さX5は150 μ m程度であるが、本発明のキャパシタ120では前記高さX2を10 μ m以下まで低減できるため、図12に示すような半導体装置 110 Aを構成することも可能である。

[0108]

以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限 定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可 能である。

[0109]

例えば図10のキャパシタ120において前記絶縁膜121および125はポリイミド 樹脂に限定されるものではなく、エポキシ樹脂、ビスマレイミド・トリアジン(BT)樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ベンゾソクロブテン(BCB)樹脂、アクリル樹脂、ジアリルフタレート樹脂などを使うことが可能である。その際、前記絶縁膜121は、その上に厚さが100nm程度の薄い高誘電体膜123が電極122を介して形成されるため平坦な表面を有する必要があり、表面の平坦度が5nm以下であるのが望ましい。

[0110]

また図10のキャパシタ120は、ハンドリングの観点からは2mm $\times 1$ mmなど、2mm 2 以下の面積を有するようなサイズに形成するのが望ましい。

[0111]

(付記1)

検査対象の半導体チップの電極に各々接触するよう形成された複数のプローブ針と、複数の配線を含む多層配線構造を有し、前記プローブ針を最表面に取付け、各プローブ針を 当該配線に接続してあるビルドアップ配線層と、前記半導体チップに対し、前記プローブ 針を介して電気的に接続するよう配設されたキャパシタとを備えるプローブカードにおい て、各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む多層配 線構造を有し、かつ、前記キャパシタが前記ビルドアップ配線層内の絶縁樹脂層に埋設し てあることを特徴とするプローブカード。

[0112]

(付記2)

前記キャパシタは、前記ビルドアップ配線層の1つの絶縁樹脂層の厚さと略等しいか、 あるいはそれ以下の厚さを有することを特徴とする付記1記載のプローブカード。

[0113]

(付記3)

前記キャパシタは、支持基板としてシリコン基板を用い、前記シリコン基板の一方の面上に誘電体層を間に挟み込んで形成された上部電極及び下部電極を有する薄膜キャパシタであり、前記シリコン基板の他方の面を研磨して形成したことを特徴とする付記1又は2

記載のプローブカード。

[0114]

(付記4)

前記キャパシタは、前記プローブ針直下の前記ビルドアップ配線層内に埋設されている ことを特徴とする付記1記載のプローブカード。

[0115]

(付記5)

前記キャパシタは複数個埋設されており、各キャパシタが異なる電圧の電源配線に接続 されることを特徴とする付記1乃至4のいずれか一項記載のプローブカード。

[0116]

(付記6)

薄膜キャパシタを内蔵し、半導体チップと該薄膜キャパシタ間のインピーダンスが所定値に設定してある半導体パッケージに用いる半導体チップに対し、パッケージング前にその電気的特性を試験する半導体チップ試験方法において、プローブカードとして、前記半導体チップの電極に各々接触するよう配設された複数のプローブ針と、複数の配線を含む多層配線構造を有し、前記複数のプローブ針が最表面に形成され、各プローブ針と当該配線とが接続してあるビルドアップ配線層と、キャパシタとを備え、各プローブ針近傍の前記ビルドアップ配線層の当該配線がインナービアを含む多層配線構造を有し、前記キャパシタを前記ビルドアップ配線層内の絶縁樹脂層に埋設させたプローブカードを、前記半導体チップに接触させ、前記プローブ針を介して電気的に接続する手順と、前記プローブ針と前記キャパシタの間のインピーダンスを前記半導体パッケージの前記インピーダンスの所定値とほぼ等しい値に予め設定しておく手順とを有することを特徴とする半導体チップの試験方法。

[0117]

(付記7)

前記半導体チップがダイシング前のウェハ状態にあるときに、前記プローブカードを用いて前記半導体チップの電気的特性を試験することを特徴とする付記6記載の半導体チップの試験方法。

[0118]

(付記8)

前記キャパシタの誘電体層を構成する誘電体酸化物が、Sr、Ba、Pb、Zr、Bi、Ta、Ti、Mg、Nbの中、少なくとも1つの元素を含む複合酸化物であることを特徴とする付記1記載のプローブカード。

[0119]

(付記9)

前記キャパシタにおいて、誘電体層を間に挟み込んで形成される上部電極及び下部電極が、Pt、Au、Cu、Pb、Ru Ru 酸化物、Ir、Ir 酸化物、Cr の中、少なくとも1つ以上の金属元素又は金属酸化物を含有することを特徴とする付記1記載のプローブカード。

[0120]

(付記10)

前記キャパシタは、支持基板及び電極端子を含めた厚さが 3 0 μ m以下となるよう構成 したことを特徴とする付記 1 記載のプローブカード。

[0121]

(付記11)

前記キャパシタは、支持基板上に誘電体層を間に挟み込んで形成される上部電極及び下 部電極を有する薄膜キャパシタであることを特徴とする付記1記載のプローブカード。

[0122]

(付記12) 誘電体膜と、

前記誘電体膜の第1の主面上に形成された第1の電極膜と、

前記誘電体膜の第2の主面上に形成された第2の電極膜と、

前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、

前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部とよりなり、

前記積層構造体の第2の側には樹脂層が形成されていることを特徴とするキャパシタ。

[0123]

(付記13) 前記積層構造体の前記第1の側には別の樹脂層が形成されており、前記第1の配線部および前記第2の配線部は、前記別の樹脂層の表面において露出することを特徴とする付記12記載のキャパシタ。

$\{0\ 1\ 2\ 4\ \}$

(付記 14) 前記キャパシタは、前記積層構造体と前記樹脂層と前記第 1 および第 2 の配線部を含めた全体の厚さが 10 μ m以下であることを特徴とする付記 12 または 13 記載のキャパシタ。

[0125]

(付記15) 前記第1および第2の配線部は、実質的に同一面上にそれぞれのコンタクトを形成することを特徴とする付記12~14のうち、いずれか一項記載のキャパシタ

[0126]

(付記16) 前記樹脂層は、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド・トリアジン(BT)樹脂、ポリテトラフルオロエチレン(PTFE)樹脂、ベンゾソクロブテン(BCB)樹脂,アクリル樹脂、ジアリルフタレート樹脂よりなる群より選ばれることを特徴とする請求項12~15のうち、いずれか一項記載のキャパシタ。

[0127]

(付記17) 前記樹脂層は、表面平坦度が5nm以下であることを特徴とする付記12~16のうち、いずれか一項記載のキャパシタ。

[0128]

(付記18) キャパシタと、

前記キャパシタが実装された半導体チップとよりなる半導体装置であって、

前記キャパシタは、

誘電体膜と、

前記誘電体膜の第1の主面上に形成された第1の電極膜と、

前記誘電体膜の第2の主面上に形成された第2の電極膜と、

前記第1の電極膜から、前記誘電体膜と前記第1および第2の電極膜とよりなる積層構造体の第1の側に引き出された第1の配線部と、

前記第2の電極膜から、前記積層構造体の前記第1の側に引き出された第2の配線部とよりなり、

前記積層構造体の第2の側には樹脂層が形成されており、

前記キャパシタは前記半導体チップの第1の側において、前記第1および第2の配線部を、前記半導体チップ表面に形成された第1および第2の電極パッドに接続された状態で実装されることを特徴とする半導体装置。

[0129]

(付記19) 基板上に樹脂よりなる第1の絶縁膜を形成する工程と、

前記第1の絶縁膜上に第1の電極を形成する工程と、

前記第1の電極上に誘電体膜を形成する工程と、

前記誘電体膜上に第2の電極膜を形成する工程と、

前記第2の電極膜上に第2の絶縁膜を形成する工程と、

前記基板をエッチングして除去し、前記基板上に形成された前記第1の絶縁膜を露出させる工程を含むことを特徴とするキャパシタの製造方法。

【産業上の利用可能性】

[0130]

以上説明したように、本発明のプローブカードによれば、検査対象となるLSIチップとプローブカード側のデカップリングキャパシタを近接して配置することができるので、LSIチップとキャパシタ間のインダクタンスを低減でき、LSIチップの高速動作試験が可能となる。また、LSIチップとキャパシタ間のインピーダンスを、実際のパッケージ実装状態に近い値に設定できるので、実使用状態における高速動作性能を試験することができる。さらに、本発明の半導体チップ試験方法による試験は、半導体チップのダイシング後であっても、ダイシング前のウェハ状態であっても実施可能である。

[0131]

さらに本発明によれば、キャパシタ形成後に基板を除去することにより非常に薄いキャパシタを形成できる。このようなキャパシタは半導体チップをパッケージ基板等に実装する際に、隙間など空間を利用して実装することが可能になる。

【図面の簡単な説明】

[0 1 3 2]

- 【図1】(A), (B)は従来のインターポーザ型キャパシタを有する半導体装置の構成を示す図である。
- 【図2】 $(A) \sim (D)$ はインターポーザ型キャパシタを形成する工程の一部を示す図である。
- 【図3】本発明のプローブカードの基本構成を示す図である。
- 【図4】検査対象の半導体チップと本発明の第1実施例によるプローブカードを示す 断面図である。
- 【図5】本発明のプローブカードに用いられる薄膜キャパシタの構造を示す図である
- 【図 6 】 $(A) \sim (G)$ は、図 5 に示した、薄膜キャパシタを埋設する場合のビルドアップ層形成工程を説明する図である。
- 【図7】 $(A) \sim (C)$ ビルドアップ層形成工程における薄膜キャパシタを埋設する形成方法を説明する図である。
- 【図8】図7の薄膜キャパシタの作製方法を説明する図である。
- 【図9】本発明第2実施例による半導体装置の構成を示す図である。
- 【図10】図9の構成の一部を詳細に示す図である。
- 【図11】図9の構成における薄膜キャパシタの半導体チップへの実装工程を示す図である。
- 【図12】図11のキャパシタの製造工程の一部を示す図である。
- 【図13】本発明の第3実施例による半導体装置の構成を示す図である。

【符号の説明】

[0133]

- 10 プローブカード
- 11 支持基板
- 12 コア層
- 14 ビルドアップ配線層
- 16 プローブ針
- 17 接地ライン
- 18 電源ライン
- 20,100,120 薄膜キャパシタ
- 22, 201 シリコン基板
- 2 2 a 研磨面
- 22, 111A, 111B, 114, 115, 126, 127 電極パッド
- 23, 123, 202 下部電極層
- 24,123,203 誘電体層
- 25, 124, 204 上部電極層


- 26, 122, 125 ポリイミド絶縁層
- 27 接地側電極端子
- 28 電源側電極端子
- 30 LSIチップ
- 3 2 電極パッド
- 40 ウェハチャック
- 110 半導体装置
- 111 半導体チップ
- 112 パッケージ基板
- 113 バンプ

【書類名】図面【図1】

(A),(B)は従来のインターポーザ型キャパシタを有する 半導体装置の構成を示す図


(A)

100



(B)


100A





【図2】

(A)~(D)は、インターポーザ型キャパシタを形成する 工程の一部を示す図











【図3】


本発明のプローブカードの基本構成を示す図



検査対象の半導体チップと本発明の 第1実施例によるプローブカードを示す断面図




本発明のプローブカードに用いられる 薄膜キャパシタの構造を示す図





【図6】


(A)~(G)は、図5に示した、薄膜キャパシタを埋設する場合の ビルドアップ層形成工程を説明するための図



(A)~(C)は、ビルドアップ層形成工程における 薄膜キャパシタを埋設する形成方法を説明するための図









【図8】

図7の薄膜キャパシタの作製方法を説明するための図



【図9】

本発明第2実施例による半導体の構成を示す図



【図10】

図9の構成の一部を詳細に示す図







図9の構成における 薄膜キャパシタの半導体チップへの実装工程を示す図



【図12】


図11のキャパシタの製造工程の一部を示す図





【図13】

本発明の第3実施例による半導体装置の構成を示す図



【書類名】要約書

【要約】

【課題】 多端子で高速な半導体チップの試験に必要な、プローブ針を高密度に形成するという要件と、プローブ針の直近に高周波ノイズをカットするためのデカップリングキャパシタを配置するという要件を満足するプローブカードを提供する。

【解決手段】 検査対象の半導体チップ30の電極に各々接触するよう形成された複数のプローブ針16と、複数の配線を含む多層配線構造を有し、前記プローブ針を最表面に取付け、各プローブ針を当該配線に接続してあるビルドアップ配線層14と、半導体チップに対し、前記プローブ針を介して電気的に接続するよう配設されたキャパシタ20とを備えるプローブカードにおいて、各プローブ針近傍の前記ビルドアップ配線層14の当該配線がインナービアを含む多層配線構造を有し、前記キャパシタ20を前記ビルドアップ配線層内の絶縁樹脂層に埋設して形成する。

【選択図】 図4

特願2003-270360

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住所

神奈川県川崎市中原区上小田中1015番地

氏 名

富士通株式会社

2. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社